Compartir
Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT (en Italiano)
Saranya Karunamurthi
(Autor)
·
Vinoth Kumar Bojan
(Autor)
·
Baby Janagam Ramachandran
(Autor)
·
Edizioni Sapienza
· Tapa Blanda
Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT (en Italiano) - Karunamurthi, Saranya ; Bojan, Vinoth Kumar ; Ramachandran, Baby Janagam
Elige la lista en la que quieres agregar tu producto o crea una nueva lista
✓ Producto agregado correctamente a la lista de deseos.
Ir a Mis Listas
Origen: Estados Unidos
(Costos de importación incluídos en el precio)
Se enviará desde nuestra bodega entre el
Jueves 01 de Agosto y el
Jueves 15 de Agosto.
Lo recibirás en cualquier lugar de Ecuador entre 1 y 3 días hábiles luego del envío.
Reseña del libro "Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT (en Italiano)"
I moltiplicatori con grandi lunghezze di bit hanno un grande impatto sulle prestazioni dei circuiti digitali in molte applicazioni come la crittografia, l'elaborazione digitale dei segnali e l'elaborazione delle immagini. Le prestazioni di molti problemi di calcolo sono spesso dominate dalla velocità di esecuzione di un'operazione di moltiplicazione. Questo libro offre una breve panoramica di vari moltiplicatori come Baugh Wooley, Pezaris, Array, Booth, moltiplicatori vedici e moltiplicatori basati su compressori. L'obiettivo principale è quello di confrontare i vari tipi di moltiplicatori in termini di consumo energetico, area e ritardo. Questi concetti di moltiplicazione firmata sono implementati in Verilog HDL e realizzati in Cadence RTL Compiler con tecnologia a 180 nm.
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Italiano.
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.
