Name: CMOS per circuiti VLSI digitali (en Italiano)
Price: 115.89 USD
Availability: InStock
Author: Mukherjee, Debasis
ISBN: 9786206955832

portada CMOS per circuiti VLSI digitali (en Italiano)

Formato

Libro Físico

Autor

Debasis Mukherjee

Editorial

Edizioni Sapienza

Idioma

Italiano

N° páginas

120

Encuadernación

Tapa Blanda

Dimensiones

22.9 x 15.2 x 0.7 cm

Peso

0.19 kg.

ISBN13

9786206955832

Categorías

Ingeniería electrónica

CMOS per circuiti VLSI digitali (en Italiano)

Debasis Mukherjee (Autor) · Edizioni Sapienza · Tapa Blanda

Libro Nuevo

$ 115.89

$ 178.29

Ahorras: $ 62.40

35% descuento

Envío normal

Origen: Estados Unidos (Costos de importación incluídos en el precio)

Se enviará desde nuestra bodega entre el Lunes 29 de Julio y el Miércoles 07 de Agosto.

Lo recibirás en cualquier lugar de Ecuador entre 1 y 3 días hábiles luego del envío.

Reseña del libro "CMOS per circuiti VLSI digitali (en Italiano)"

"CMOS for Digital VLSI Circuits" è un libro completo che approfondisce i concetti fondamentali della tecnologia dei semiconduttori metallici complementari (CMOS) nei circuiti digitali VLSI. Il libro inizia con un'accurata ricapitolazione del MOS, che copre le basi del transistor, le regioni operative e le modalità di funzionamento. Il capitolo 3 si concentra sulle caratteristiche degli inverter CMOS, presentando un'analisi approfondita della loro struttura, della caratteristica di trasferimento della tensione (VTC), dei margini di rumore e del ritardo di propagazione. Il Capitolo 4 approfondisce vari circuiti logici CMOS, tra cui NAND, NOR e porte logiche complesse, oltre a un progetto dettagliato di un sommatore completo CMOS.Il Capitolo 5 introduce le porte di trasmissione CMOS e le loro applicazioni, tra cui i multiplexer basati su porte di trasmissione. I capitoli successivi trattano i circuiti logici CMOS avanzati, come la logica a transistor, la logica a domino e la logica dinamica.I capitoli 7 e 8 approfondiscono rispettivamente la logica sequenziale e la dissipazione di potenza nei circuiti CMOS. Il primo comprende i latch JK con clock, i flip-flop JK master-slave, i D-latch e i flip-flop edge-triggered.